NVIDIA、AIエージェント実行に最適化したCPU「Vera」の設計思想と性能検証を公開

要点

• NVIDIAは2026年8月24日、自律型AIエージェントの運用に向けたCPU「NVIDIA Vera CPU」の設計アプローチと検証データを公式技術ブログで公開した。

• 16万件以上の実稼働ログ分析により、97%以上のセッションが異なる処理軌跡を示し、直列処理と突発的な並列処理が混在する実態が判明した。

• インフラの評価軸として、従来の総コア数ではなく「完了したセッション総数」を重視すべきだと提唱している。

• 2026年7月の社内検証で、AMDの最新CPU「Venice」に対し、1コアあたりのエージェント処理性能で最大1.5倍を記録したとしている。

• NVIDIAは2026年8月24日、公式技術ブログにおいて、自律型AI（エージェント）のサーバー群運用における課題と、それらを解決するCPU「NVIDIA Vera CPU」に関する技術情報を公開した。16万件を超える実セッションの稼働データをもとに、直列処理の高速化と突発的な並列処理の吸収を両立するCPU設計の必要性を説明している。

16万件超のログ分析で判明したエージェント処理の多様性

公開されたデータによると、163,594件のエージェントセッションのうち、97%以上がそれぞれ固有の処理軌跡を示したという。従来の安定したプロファイルを持つ処理とは異なり、エージェントの挙動は極めて多様で予測が困難であることが示されている。

AI工場（AIファクトリー）において、GPUがモデルの推論を担う一方、CPUはオーケストレーション（複数処理の統制管理）、外部ツールの実行、サンドボックス（隔離された安全な計算環境）での処理を担当する。セッションごとの変動が非常に大きいため、個別のツール呼び出しを想定して複数種類の専用CPUを組み合わせるフリート運用は非実用的であるとNVIDIAは指摘している。

直列処理の遅延が全体の完了時間を左右する実行構造

NVIDIAはエージェントの処理軌跡を、推論ステップやツール呼び出しの深さを示す「長さ」と、並列ツール実行やサブエージェントの広がりを示す「幅」の2軸で定義している。

分析によれば、多くのセッションでは長大な直列の思考チェーンが実行時間の大半を占め、その合間に突発的かつ短時間の並列バーストが挟まれる。並列処理が広がっている局面であっても、メインエージェントは並列タスクの完了を待ってから次の処理へ進むため、1スレッドあたりのレイテンシ（遅延時間）が全体の終了時間を直接左右するという。

ブログ内では実例として「Claude Code」の33分間に及ぶ実セッションが提示されており、メインエージェントの長い直列処理と、短時間のスパイク状に発生するサブエージェントの並列処理の挙動が紹介されている。

総コア数重視から「完了セッション総数」への評価軸の転換

こうした特性を踏まえ、NVIDIAはエージェント向けCPUフリートの最適化対象を、単純な総コア数ではなく「完了したユーザーセッションの総数」に置くべきだと論じている。

総コア数を過度に重視する設計では、高密度化のために1スレッドあたりの性能が犠牲になりやすい。直列処理のレイテンシに敏感なタスクを低性能なコアで実行したり、大規模クラスタでの同期オーバーヘッドが生じたりすると、かえって全体の遅延が悪化するという。そのため、突発的な並列タスクを吸収できる並行性と、直列処理を加速する高い単一スレッド性能を兼ね備えた単一のバランス型設計が求められるとしている。

NVIDIA Vera CPUのアーキテクチャとAMD Veniceに対する性能検証

NVIDIA Vera CPUは、直列処理の加速と並列バーストの吸収を両立するために設計された。主な特徴として、モノリシックアーキテクチャ（主要機能を単一チップに統合した構造）、命令を効率よく供給するワイドフロントエンド、アウトオブオーダー実行（順序に縛られず準備できた命令から処理する仕組み）の深化、高帯域幅メモリサブシステムが挙げられている。

2026年7月の社内テストにおいて、Vera CPUは競合であるAMDの最新CPU「Venice」と比較し、エージェント処理における1コアあたりの性能で最大1.5倍を達成したという。NVIDIAは、このバランス型設計によりAIファクトリー全体の経済性と処理能力が向上すると説明している。