NVIDIA、エージェント型AI向けCPU「Vera」を発表　シングルスレッド性能を最大化した「Olympus」コアを採用

要点

• 米NVIDIAは、自律的に判断して処理を行うエージェント型AIワークロード向けに設計された新型CPU「Vera CPU」を発表した。

• CPUの中核には、シングルスレッドの処理性能を極限まで高めることを目指して設計された「Olympus（オリンパス）」コアを採用している。

• AIエージェントが実行する、条件分岐が多く遅延に敏感な複雑なコードやツール呼び出しの処理スピードを向上させる。

• フロントエンドには、1サイクルあたりに処理できる命令数を増やす「10ワイドデコードエンジン」や、ニューラル分岐予測器を搭載する。

• ダイ上の内部帯域幅3.4 TB/sを実現する接続規格や、最大1.2 TB/sの「SOCAMM2 LPDDR5Xメモリ」などにより、圧倒的なメモリ帯域幅を確保している。

• 米NVIDIAは2026年7月21日（現地時間）、自律的に処理を遂行するエージェント型AI（Agentic AI）のワークロードに最適化した新型CPU「NVIDIA Vera CPU」を発表した。同CPUは、シングルスレッド（単一の処理スレッド）の実行性能を最大化するために設計された「Olympus（オリンパス）」コアを搭載している。自律型AIシステムを大規模に運用する「AIファクトリー」において、エージェントの応答速度や全体の処理能力を大きく向上させるものとして期待される。

エージェント型AIの台頭とCPUへの要求変化

一般的にAIの学習や推論にはGPU（画像処理半導体）が主役として語られることが多い。しかし、自律的にタスクを処理するエージェント型AIの普及に伴い、処理の実行経路におけるCPUの重要性が急速に高まっている。
AIエージェントは、隔離された環境（サンドボックス）でコードを実行したり、外部ツールを呼び出したり、コンテキスト（文脈情報）を取得したりする。さらには、データベースとやり取りをして結果を分析し、最終的な情報をAIモデルへ返すといった一連のループ処理を実行する。
これらのエージェントの処理ループは、AIファクトリー内で同時に大量に実行される。そのため、個々のエージェントの反応速度（応答性）とシステム全体の処理効率の双方において、CPUの性能が全体のパフォーマンスを決定づける要因になっている。

このようなエージェントのワークロードは、従来のクラウド向けの処理とは要求される設計思想が異なる。従来のクラウド用CPUは、多くの処理を並列で行うためにコアの密度や全体の処理量を重視する。これに対して、エージェントの処理では、複雑な条件分岐が多く、処理の依存関係が長く、データ構造の中にポインタ（データの格納場所を示すメモリ番地）が多用されるといった特徴がある。このため、ソケット全体に高い負荷がかかっている状態でも、個々のスレッドが処理を滞りなく進められる強力なシングルスレッド性能、十分なメモリ帯域幅、安定した処理遅延（レイテンシ）をもたらす予測可能性が極めて重要になる。

「Olympus」コアのアーキテクチャ詳細

Vera CPUの演算エンジンとなるのが「Olympus」コアだ。このコアは、高い並行性が求められるAIインフラストラクチャにおいて、1サイクルあたりに実行できる命令数（IPC：クロックあたりの実行命令数）を最大化することを目指してゼロから設計された。
Olympusコアは、高いシングルスレッド性能に加え、広い命令スループット（時間あたりの処理量）、深いアウトオブオーダー実行（命令の順番を並べ替えて効率的に処理する仕組み）、そして先進的なメモリ加速技術を統合している。コアは大きく「フロントエンド」「ミドルコア」「実行エンジン」「キャッシュサブシステム」の4つのブロックで構成されている。

まず「フロントエンド」は、プログラムの条件分岐が頻発する大規模で複雑なエージェントソフトウェアを実行する際、CPUの処理資源が遊休状態になるのを防ぐ役割を持つ。Olympusのフロントエンドは、高帯域幅の命令フェッチ機能と、1サイクルあたり最大10個の命令を供給できる「10ワイドデコードエンジン」を備える。さらに、分岐の予測精度をより高めるため、人工知能技術を用いた「ニューラル分岐予測器」を含む高度な分岐予測サブシステムを導入し、複雑な分岐命令を効率的に処理する。

次に「ミドルコア」は、処理の遅延を低減させるためにクリティカルパス（処理全体の中で最も時間のかかる実行経路）の高速化を担当する。「実行エンジン」は、複雑なベクトル演算（複数のデータを同時に扱う演算）の最適化を行い、そして「キャッシュサブシステム」では、データと命令の双方が遅延なく伝送されるよう経路が最適化されている。

システム全体での協調設計と強力な接続性

OlympusコアおよびVera CPUは、単体で開発されたわけではない。NVIDIAの次世代プラットフォームである「Vera Rubin（ヴェラ・ルービン）」プラットフォームにおいて、CPU、GPU、ネットワーキング、ストレージ、メモリ、そしてソフトウェアのすべてをまたぐ高度な「協調設計（コ・デザイン）」を通じて開発された。

このシステムレベルのアプローチにより、Vera CPUは周辺システムとの接続性においても高い仕様を実現している。
まず、CPU資源を効率的に分配するために「NVIDIA Spatial Multithreading（空間マルチスレッディング）」をサポートし、柔軟なリソース分割を可能にしている。
メモリには、電力効率が高く、RAS（システムの信頼性、可用性、保守性を示す指標）に優れた「SOCAMM2 LPDDR5Xメモリ」モジュールを採用した。これにより、システム全体で最大1.2 TB/sという極めて広いメモリ帯域幅を実現し、稼働中の多くのエージェント実行コンテキストに対して、遅延なくデータを供給し続ける。
ダイ上の接続には「Scalable Coherency Fabric（SCF）」を採用しており、3.4 TB/sのダイ上帯域幅と、データの一貫性を保つコヒーレントな統合キャッシュを提供する。

さらに、ソケット間を高速かつシームレスに繋ぐ「コヒーレント NVLink-C2C」テクノロジーを採用し、2つのソケットを単一のNUMA（全メモリを1つの共有領域として扱えるメモリアーキテクチャ）として動作させるデュアルソケット構成に対応する。これにより、周辺機器を高速に接続するPCIe 6.4やCXL 3.1のサポートと相まって、極めてスムーズで予測可能なデータ移動が可能となる。
セキュリティ面においては、Confidential Computing（機密コンピューティング：データを暗号化したまま処理する技術）に対応。安全な仮想マシン（VM）の隔離技術によって、AIファクトリー全体のインフラにおいて、安全性を保ちながら安定したスループットを維持できるよう設計されている。

補足

なお、今回発表されたNVIDIA Vera CPUおよびOlympusコアに関する、さらに詳細な技術的アーキテクチャについては、同社が提供するホワイトペーパー「NVIDIA Vera CPU Architecture Whitepaper」にて公開されている。