OWN NEWS GATHER
← 戻る
NVIDIA Technical Blog

NVIDIA、カスタムAIチップ向け接続技術「NVLink Fusion」と独自メモリ「NVHBM」を発表――帯域30%向上と省電力を実現

要点

  • NVIDIAは2026年8月26日、顧客が開発する独自AIアクセラレーター(XPU)やCPUを自社インフラに統合する技術「NVLink Fusion」と「NVHBM」を発表した。

  • 「NVHBM」は主要メモリベンダーと検証済みの独自ベースダイ技術を採用し、標準的なHBM4e比でメモリ帯域幅を最大30%拡大、消費電力を最大15%削減する。

  • メモリコントローラの3Dスタック内統合などにより演算ダイ面積を最大25%拡大し、XPUのエンドツーエンド性能を最大30%向上させる。

  • 「NVLink Fusion」は第6世代NVLinkとチップレット技術を用い、ラック規模で異種プロセッサを接続してエキスパート並列処理を効率化する。

  • 米NVIDIAは2026年8月26日、公式技術ブログにおいて、次世代AIインフラ向けの新技術「NVLink Fusion」および「NVHBM」を発表した。大規模クラウド事業者(ハイパースケーラー)やAI開発企業が自社設計するカスタムプロセッサを、NVIDIAのAIインフラ基盤へ円滑に統合できるようにする接続技術とメモリ技術である。カスタムチップを採用したAIファクトリーの開発負担を軽減し、性能向上と市場投入期間の短縮を支援するという。

カスタムチップ開発における帯域と実装の課題

AIファクトリーでは大規模モデルの学習や高度な推論、エージェント型AIの処理に伴い、計算需要が急速に増大している。これを受け、クラウド事業者やAI企業の間では、自社ワークロードに最適化したAIアクセラレーター(XPU:特定の計算処理に特化したカスタムプロセッサ)を独自開発する動きが広がっている。

しかし、これらのカスタムプロセッサを大規模に展開するには、演算ユニットへ常にデータを送り続ける広帯域メモリ(HBM)の確保や、限られたシリコンおよびパッケージ面積の有効活用、高効率な電力供給、安定したサプライチェーンが不可欠となる。特に最先端メモリの動作検証やパッケージ統合は、カスタムチップ開発の大きなボトルネックになりやすいと同社は指摘している。

独自ベースダイ技術「NVHBM」がもたらす3大メリット

こうした課題を解決するため、NVIDIAは主要メモリメーカーと共同で設計・検証を行ったカスタムベースダイ技術「NVHBM」を提供する。NVHBMは標準規格であるHBM4eと比較して、以下の3つの利点を持つという。

1つ目はメモリ帯域幅の拡大だ。スタックあたり最大30%の帯域向上を実現し、メモリへのアクセス頻度が高い処理フェーズでのプロセッサ稼働率とスループットを引き上げる。これにより、大規模モデル推論時におけるKVキャッシュ(過去の計算結果を保持して再利用するデータ)の読み出しが高速化され、ユーザーあたりのトークン生成速度の向上が可能になるという。

2つ目は演算ダイ面積の拡大だ。カスタムベースダイとPHY(物理層の接続回路)を統合し、メモリコントローラを3D積層されたHBM内部へ移すことで、入出力(I/O)に必要な面積を削減した。これにより同一パッケージ内で演算ダイに割り当てられる面積が最大25%拡大するため、追加の演算リソースやワークロードに応じた専用アクセラレーターの搭載が可能となる。

3つ目は電力消費の削減だ。標準的なHBM4eと比べてHBMの消費電力を最大15%削減できるため、数千台規模のプロセッサを運用するデータセンター全体で大きな省電力効果をもたらす。

NVIDIAは、これらメモリ帯域の拡大、実装面積の効率化、省電力性の組み合わせにより、XPU全体のエンドツーエンド性能が最大30%向上すると説明している。

ラック規模の統合を支える「NVLink Fusion」

パッケージレベルのメモリ技術であるNVHBMに対し、システム全体を相互接続する役割を果たすのが「NVLink Fusion」である。

NVLink Fusionは、チップレット(複数の個別ダイを1つのパッケージ上で高密度に組み合わせる技術)アーキテクチャと第6世代のNVLinkファブリックを採用している。これにより、自社製XPUやCPU、GPUをラック規模で相互接続し、単一の巨大なスケールアップ領域(複数のプロセッサを束ねて1つの仮想的なシステムとして動作させる範囲)を形成できるという。

この広帯域なラック規模ネットワークは、エキスパート並列処理(MoEモデルなどで異なる専門処理ネットワークを別々のプロセッサに割り当てて並列実行する手法)やWideEPといった高度な分散処理において特に重要となる。ラック内に分散配置された各プロセッサ間で、アクティベーション(ニューロンの出力値)や中間状態データを高速かつシームレスに同期できる。

さらに、NVIDIAのモジュール型アーキテクチャ「MGX」や既存のスケールアップ・スケールアウト技術スタックを活用できるため、データセンター運用の簡素化や製品の市場投入期間の短縮が図れるとしている。

元URL